Jump to content

capitan_crasy

Members
  • Posts

    212
  • Joined

  • Last visited

Everything posted by capitan_crasy

  1. Grazie... Sto finendo di riordinare tutte le mie news in modo da mettere le più importanti... Col tempo finirò anche le altre pagine...:clapclap:
  2. Le CPU con architettura Bulldozer sono attese per la prima parte del 2011 (secondo/terzo trimestre 2011) Le APU Llano sono attese per l'estate del 2011... Le APU Ontario/Zacate sono attese per l'inizio del 2011...
  3. Vorrei ringraziane l'immenso bjt2 per il suo contributo! :king: Sandy Bridge Vs Bulldozer: il confronto di bjt2
  4. Bulldozer/Llano/Bobcat: le notizie più importanti! Clicca qui! 14.10.2010 Global Foundries: inizio sviluppo 22nm nel terzo trimestre 2012! Clicca qui... 15.10.2010 Meyer: Llano in produzione nella prima parte del 2011! Clicca qui... In arrivo soluzioni mini-ITX per la piattaforma Zacate? Clicca qui... 19.10.2010 AMD mostra per la prima volta un demo di Llano! Clicca qui... 27.10.2010 Socket AM3+ anche con chipset serie 800? Clicca qui... 04.11.2010 Le dimensioni di Llano sul Wafer! Clicca qui... 05.11.2010 Produzione in volumi di Zambezi entro Aprile 2011? Clicca qui... 06.11.2010 Confermato il posticipo: Llano Beavercreek, Winterpark solo a Luglio 2011! Clicca qui... 09.11.2010 AMD mostra le caratteristiche di Zacate e Ontario! Clicca qui... AMD Kodiak: Piattaforma professionare con Bulldozer compatibile con CPU socket AM3! Clicca qui... 16.11.2010 APU Zacate: i primi bench ufficiali! Clicca qui... 17.11.2010 Zacate Fine Q4 2010, Zambezi Q2 2011, Llano Q3 2011? Clicca qui... 19.11.2010 AMD sceglie GlobalFoundries per le APU Krishna/Wichita 28nm bulk HKMG! Clicca qui... 22.11.2010 Nuove informazioni sui chipset AMD serie 900! Clicca qui... ISSCC 2011: Nuovi dettagli sull'architettura Bulldozer! Clicca qui... 23.11.2010 Roadmap piattaforme AMD 2011: Turbocore 2.0 anche per Llano! Clicca qui...
  5. Perchè integrare CPU e GPU in un unico elemento Integrazione tra GPU e CPU: è questa la principale evoluzione tecnologica che AMD e ATI si aspettano di presentare al mercato nei prossimi 2 anni. Il nome scelto per i prodotti che integreranno GPU e CPU è quello di Fusion, che ben simboleggia l'unione tra architetture sulla carta e di fatto molto differenti tra di loro. La risultante saranno una serie di prodotti sviluppati per svariati ambiti di impiego, nei quali quindi la combinazione tra parte CPU classica e parte GPU assumerà pesi differenti tra di loro. Per quale motivo si vuole giungere a fornire soluzioni che integrino al proprio interno una GPU? La principale giustificazione è legata all'elevata potenza elaborativa di cui sono capaci le GPU, in termini di Gflops, rispetto a quanto accessibile con una CPU. Merito di questo risultato è l'innata capacità delle GPU di eseguire un gran numero di elaborazioni parallele, richieste per la generazione delle scene 3D. Sfruttando un'analogia, una CPU opera come un aereo da combattimento, estremamente veloce ma in grado di trasportare solo due persone contemporaneamente; una GPU è invece paragonabile ad un aereo di linea, meno veloce in assoluto ma capace di trasportare molte più persone e quindi di svolgere complessivamente più lavoro. Le GPU hanno una potenza di elaborazione massima teorica estremamente elevata, sintetizzata dai Gflops che possono processare; si tratta tuttavia di una capacità per molti versi vincolata, che può essere sfruttata solo con quelle applicazioni che richiedono l'elaborazione di un elevato numero di dati in parallelo. Per questo motivo gli ambiti di utilizzo delle GPU in elaborazioni non grafiche di calcolo generale, o più semplicemente GP-GPU, sono limitati ad alcune tipologie di elaborazione; è evidente come nel corso dei prossimi anni gli sviluppatori software, grazie all'introduzione delle OpenCL e anche alla disponibilità di GPU sempre più complesse oltre che potenti e estremamente programmabili, potranno operare ad una nuova tipologia di software dove la GPU si prenda in carico i calcoli più pesanti in modo da eseguire operazioni in minor tempo possibile. Un pò di storia In un intervista al vice presidente esecutivo AMD Henri Richard vengono svelati alcuni dettagli sulla tecnologia AMD Fusion. "Penso che "Fusion" sia un processo evolutivo, piuttosto che una fusione" In poche parole AMD pensa a questo progetto come un vero e proprio processo evolutivo delle attuali CPU. Il primo tentativo in assoluto fu la creazione di un Dual core nativo K10 senza cache L3 a 45nm SOI la quale sarebbe stato accoppiato sullo stesso package una IGP della serie RV620 (cioè la stessa degli attuali chipset AMD 785G/880G) costruita a 55nm bulk; lo stile costruttivo era lo stesso dei processori Intel core Clarkdale. Il progetto fu accantonato per problemi logistici legati alle differenti tecnologie costruttive dei due chip principali (CPU IBM SOI e GPU TSMC bulk); così il primo progetto Fusion fu cancellalo ma AMD come eredità rilasciò sul mercato il K10 Dual core nativo con il nome di Athlon2 core Regor. APU Llano: il futuro di AMD! AMD passò quindi allo scenario più complesso cioè un unico componente di silicio nel quale i transistor della parte CPU sono integrati con quelli della parte GPU e viceversa con tecnologia costruttiva a 32nm SOI. APU (Accelerated Processing Unit) Llano sarà composto da core X86 derivanti dall'architettura K10 e una GPU DX11 costruiti e prodotti entrambi a 32nm con tecnologia SOI; questa soluzione rappresenterà la prima GPU ATI costruita con la tecnologia SOI di IBM. Ciascuno dei core x86 implementati nella APU avrà una superficie complessive molto contenuta, pari a 9,69 millimetri quadrati, per un totale di poco più di 35 milioni di transistor; da questo conteggio è esclusa la cache L2 da 1 Mbyte, indipendente per ciascuno dei core. AMD dichiara un range di consumo variabile da un minimo di 2,5 Watt sino a 25 Watt per ciascuno dei core: questo significa, con tutta probabilità, che sarà possibile vedere sul mercato versioni di APU con valori di TDP molto diversi tra loro. Per questi core AMD dichiara frequenze di clock uguali o superiori ai 3 GHz, con tensioni di alimentazione variabili da 0,8V a 1.3V a seconda della frequenza e del risparmio energetico. Per le prime soluzioni Fusion AMD ha ripreso un core con architettura K10, ottimizzandone il funzionamento in contesti nei quali il contenimento dei consumi sia di primaria importanza e facendo in modo che core x86 e la GPU possano condividere lo stesso controller RAM. Più avanti AMD utilizzerà l'architettura Bulldozer per le future soluzioni APU; questo avverrà, con tutta probabilità con il passaggio al processo produttivo a 22nm SOI previsto per il 2013. Piattaforma AMD "Linx" A partire dal 2011 AMD, per il mercato mainstream, presenterà la piattaforma "Linx" dove ci saranno le prime APU basate sulla tecnologia FUSION. La APU sarà basata su 4 core X86-x64 AMD derivanti dall'architettura "Stars" o più comunemente chiamata K10; il modello di riferimento è il core Propus, naturalmente riveduto e corretto grazie anche al processo produttivo a 32nm SOI. Llano avrà una cache L2 da 1MB per core X86, mentre la cache L3 sarà assente. La GPU integrata nello stesso pezzo di silicio, dovrebbe avere 400/480 stream processors divisi in 6 SIMD engines con una capacità di calcolo massima classe; questa modello di APU avrà circa un 1 miliardo di transistor. "Gigaflops"; CPU e GPU condivideranno lo stesso controller di memoria DDR3 con una frequenza massima ipotizzabile massima di 1600/1866Mhz. La nuova APU non avrà bisogno di alcun chipset o Northbridge tradizionale in quanto tale elemento sarà integrato; per quanto riguarda il Southbridge AMD presenterà la nuova serie SB900; in particolare la versione Hudson M/D3 sarà il prima a supportare lo standard USB 3.0. Piattaforma AMD "Sabrine" Per il mercato Mobile AMD presenterà la piattaforma "Sabine". La APU "Llano" in versione mobile sarà presumibilmente uguale alla versione Desktop, quindi con 4 core X86-x64 AMD K10 con L2 da 1MB senza cache L3; la GPU dovrebbe avere circa 400/480 stream processors con una capacità di calcolo massima classe "Gigaflops"; CPU e GPU condivideranno lo stesso controller di memoria DDR3. Anche in questo caso la APU non avrà bisogno di alcun chipset o Northbridge tradizionale in quanto tale elemento sarà integrato; per quanto riguarda il Southbridge AMD presenterà la nuova serie SB900 la quale la versione Hudson M/D3 sarà il prima a supportare lo standard USB 3.0. Architettura "Bobcat" Abbiamo visto come AMD per Llano abbia adattato una GPU ATI costruita con tecnologia bulk alla tecnologia SOI di IBM; per quest'altra APU AMD ha studiato il processo inverso. In pratica ha adattato dei core X86 AMD utilizzando tecnologia produttiva bulk wafer TSMC con lo scopo di creare una CPU senza la tecnologia SOI di IBM, in modo da adattare i due componenti (CPU AMD e GPU ATI) in un unica catena produttiva. Tale soluzione verrà utilizzata per la piattaforma "Brazus", composta da un APU con core X86 derivanti da una nuova architettura denominata "Bobcat" e una GPU DX11, costruiti entrambi con silicio 40nm bulk provenienti dalla fonderia TSMC; questa nuova soluzione andrà nello stesso mercato delle CPU ATOM di Intel. "Bobcat" è il nome dell'architettura X86 studiata per i sistemi a basso consumo, dove attualmente vede le CPU Atom come leader. Il primo elemento distintivo dell'architettura Bobcat è la possibilità di operare con un livello di consumo inferiore a 1 Watt con alcune specifiche versioni A differenza di Atom, Bobcat è un architettura di tipo out of order, comune alla maggior parte dei moderni processori x86, questa soluzione permette di ottenere migliori prestazioni grazie alla possibilità del processore di riorganizzare le istruzioni in modo tale che la loro esecuzione sia la più efficiente possibile in termini di prestazioni velocistiche. L'altra faccia della medaglia è un certo dazio da pagare in termini di consumi massimi; tuttavia Bobcat dovrebbe essere l'ideale tra consumi, ridotte dimensioni e potenza elaborativa di una cpu x86 moderna. L'architettura di Bobcat utilizza un design Dual issue, con due pipeline a 15 fasi contro le 16 fasi nell'architettura Atom. L'ago delle prestazioni rimane a favore di Bobcat grazie al design out of order, la quale permetterà di avere livelli prestazionali, a parità di clock, ben più elevati delle soluzioni Atom su applicazioni single threaded; Bobcat supporta i set di istruzioni SSE sino alla release 3 comprese le tecnologie di virtualizzazione. Per quanto riguarda la cache L1 sarà in due blocchi da 32KB ciascuno, rispettivamente per dati e istruzioni, del tipo associativa a 8 vie con latenza di 3 cicli di clock. La cache L2 sarà di 512KB a 16 vie, con latenza di 17 cicli di clock. I core X86 di Bobcat verrà utilizzato nelle prime soluzioni APU della famiglia Fusion, la GPU dovrebbe avere circa 80 stream processors cioè paragonabile più o meno alla GPU HD5450; anche in questo caso CPU e GPU condivideranno lo stesso controller di memoria DDR3. Per economizzare al massimo i consumi AMD ha implementato le tecnologie clock gating, power gating e states di tipo low power; quest'ultimo consente di abbassare al massimo il livello di consumo in idle. A completare le funzionalità una serie di innovazioni micro architetturali che riducono al minimo i trasferimenti di dati interni al chip, oltre a ridurre il numero di loro letture allo stretto indispensabile. AMD non ha fornito informazioni ufficiali sul memory controller DDR3, tuttavia alcune voci parlano di un supporto massimo alle DDR3 1333Mhz a basso consumo; il controller RAM verrà condiviso tra i core X86 e GPU. Bobcat troverà spazio nelle soluzioni APU Ontario, costruite con tecnologia produttiva a 40nm bulk prodotto da TSMC. L'uscita di Ontario è prevista per i primi mesi del 2011. Piattaforma "Brazos" Attesa per il 2011 la piattaforma "Brazos" sarà composto da CPU con core "Ontario" costituito dall'architettura X86 "Bobcat" in configurazione single/dual core e una GPU DX11; il valore TDP può variare tra i 9W e i 18W a secondo dei modelli. Ci sarà anche una versione desktop a basso consumo chiamata “Zacate” la qualè riprende tutte le caratteristiche sia di TDP sia di core, GPU della piattaforma Brazos core Ontario. Entrambi le piattaforme avranno dei nuovi Southbridge serie SB900 modello Hudson M/D1 la quale potranno gestire porte SATA3 ma NON le USB 3.0. Modelli attualmente in commercio! ?E-Series Socket FT1? 40nm Bulk Core Zacate GPU DX11 Step ?? cache L2 512KB x 2 Memoria supportata Single channel DDR3/DDR3L-800-1066-1333Mhz ?AMD E-350 Dual core/HD6310 Frequenza di clock 1.60GHz Numero Stream processor GPU 80 (40+40) Frequenza di clock GPU 500Mhz TDP 18W ?AMD E-250 Single core/HD6310 Frequenza di clock 1.50GHz Numero Stream processor GPU 80 (40+40) Frequenza di clock GPU 500Mhz TDP 18W ?C-Series Socket FT1? 40nm Bulk Core Ontario GPU DX11 cache L2 512KB x 2 Memoria supportata Single channel DDR3/DDR3L-800-1066-1333Mhz ?AMD C-50 Dual core/HD6250 Frequenza di clock 1.00GHz Numero Stream processor GPU 80 (40+40) Frequenza di clock GPU 280Mhz TDP 9W ?AMD C-30 Single core/HD6250 Frequenza di clock 1.20GHz Numero Stream processor GPU 80 (40+40) Frequenza di clock GPU 280Mhz TDP 9W
  6. Caratteristiche Architettura AMD Bulldozer Nuova architettura CPU di AMD, la quale andrà a sostituire l'attuale Tecnologia "Hammer" dove si basano gli attuali K8/K9/K10. Un po di storia L'architettura Bulldozer è stata progettata completamente da zero, a differenza di quanto avvenuto con Barcelona e Shanghai che rappresentano evoluzioni dell'architettura K8. L'annuncio fu dato prima ancora che il K10 fosse presentato ufficialmente, ma questo non era una assoluta novità per AMD. Il progetto originario del primo Bulldozer prevedeva una CPU a 4/6 core sul processo produttivo a 45nm SOI con supporto alle SSE5. L'uscita prevista era stata annunciata per fine 2009 dallo stesso neo CEO AMD Dirk Meyer e il suo concorrente diretto era l'architettura Nehalem di Intel. Purtroppo dopo i primi risultati da laboratorio sui primi sample, AMD decise la cancellazione della versione a 45nm SOI per passare direttamente al processo produttivo a 32nm SOI con importanti cambi architetturali, quali l'abbandono delle istruzioni SSE5 e l'adozione delle AVX di Intel. Non sapremo mai cosa andò storto, tuttavia la tecnologia low-k presente del Six core K10 AMD è cugina del lavoro svolto su Bulldozer a 45nm SOI. Bulldozer in dettaglio L'architettura Bulldozer prevede due core per elaborazioni Integer, affiancati da un'unità Floating Point che è condivisa. La scelta di AMD è quella di raddoppiare la sola parte Integer delle proprie CPU, lasciando condivisa quella Floating Point, dato che la maggior parte del calcolo riguarda proprio le unità Integer (in media per l'80%). Questo tipo di filosofia architetturale ha l'obbiettivo di ottenere il miglior rapporto tra prestazioni e consumo duplicando la parte Integer, massimizzando quindi il parallelismo delle operazioni e lasciando unificata un'unità in virgola mobile la quale avrà al suo attivo una notevole potenza di calcolo. Le caratteristiche della Floating Point per ogni modulo Bulldozer prevede due unità Multiply and Accumulate a 128 bit, a monte delle quali troviamo anche uno scheduler in virgola mobile; mentre per quanto riguarda le ISA sono supportate tutte le principali istruzioni (tranne le 3DNow) quali SSE3, SSE 4.1 and 4.2, AVX, AES, FMA4, XOP, PCLMULQDQ. La principale novità sono le istruzioni AVX (Advanced Vector eXtensions) a 256bit; lo sfruttamento di queste istruzioni verrà compiuto da Bulldozer mettendo in parallelo le due unità Floating Point a 128bit la quale, dal tipo di applicazione in esecuzione, possono essere configurate anche come 4x64bit, 2x128bit e 1x256bit. Altra novità importante e il nuovo decoder a 4 vie, completamente ridisegnato rispetto al tradizionale 3 vie adottato da AMD nelle ultime precedenti architetture (al K7 in su); la conseguenza diretta e che ora si può unire istruzioni branch x86 aumentando l'ampiezza del decoder. Sono anche presenti 3 distinti scheduler divise per le due unità Integer e uno per il Floating Point. Ogni unità Integer è dotata di una cache L1 per i dati da 16KB, valore inferiore ai 64KB integrati per ogni core nell'architettura K10, a monte dell'unità di fetch troviamo una seconda cache L1 da 64KB a 2 vie per istruzioni. AMD, rispetto al K10, ha allungato la pipeline interna alle unità di calcolo Integer in modo da ottenere frequenze di clock più elevate rispetto alle sue "vecchie" architetture. La scelta di questa soluzione però potrebbe provocare un eccessiva dipendenza dalle unità di branch prediction; AMD quindi ha integrato il Branch Prediction e il Fetch Logic facendoli operare in modo indipendente l'una dall'altra, evitando spiacevoli situazioni di stallo quando una di queste si arresti per un qualsiasi motivo. Un'unità di prefetch così aggressiva accoppiata a una pipeline più lunga, richiedono maggiori prestazioni (in termini di banda) per quanto riguarda il memory controller integrato; per il momento AMD non ha rilasciato le caratteristiche di questo componente, anche se ha confermato il suo totale ridisegno per fruttare al massimo la banda messa a disposizione dalle memorie RAM DDR3. Non si conosce quali frequenze possa gestire il controller RAM, tuttavia è ipotizzabile che possa adottare configurazioni superiori agli attuali Dual channer presenti nei controller Ram dei K10. La quantità della cache L2 (16 vie) dovrebbe essere da 2MB (valore non confermato ufficialmente da AMD) la quale sarà unificata tra i 2 core per modulo; ci sarà una anche una cache L3 verosimilmenteda 8MB (valore non confermato ufficialmente da AMD) condivisa anch'essa da tutti i moduli/core. AMD con Bulldozer, al contrario di Intel con la tecnologia HyperThreading o l'SMT (Simultaneous Multi Threading) che esegue per ogni core due threads in parallelo, ha scelto di integrare due unità di calcolo Integer complete affiancate da una complessa unità in virgola mobile che è condivisa. Bulldozer di fatto integra due core che condividono le risorse di elaborazione in virgola mobile, avendo pipeline dedicate per quelle Integer AMD ha scelto la via della condivisione delle risorse, creata in modo tale da ottimizzare le prestazioni al consumo massimo ottenibile; non a caso si prevede che la presenza della sola seconda unità di calcolo Integer all'interno di ogni modulo Bulldozer, implichi un incremento della superficie complessiva del chip pari al 12%, valore particolarmente contenuto considerando il boost prestazionale ottenibile. Sul capitolo consumi Bulldozer con i suoi moduli, potrà gestire dinamicamente e indipendentemente l'uno dall'altro il Vcore e frequenza di clock, anche se questo non può essere fatto per singolo core ma solo per coppia di core legato comunque al modulo Bulldozer. Novità in vista anche per il Turbo Core AMD, introdotto con i K10 step E, la quale si dovrebbe avvicinare molto a quella Turbo Boost introdotta da Intel con le CPU della famiglia Nehalem. Il socket AM3r2 o AM3+ AMD ha confermato l'uscita di un (nuovo?) socket chiamato molto genericamente AM3r2 o AM3+. Al momento ci sono poche informazioni ma quello sicuro è che le CPU Bulldozer non saranno compatibili con gli attuali e future schede madri socket AM3. La causa è da imputare ad un cambio radicale legate alla circuiteria di alimentazione; la stessa AMD ha dichiarato che adattare Bulldozer sugli attuali socket AM3 avrebbe portato ad un aumento dei costi finali e la impossibilità di utilizzare tutte le nuove caratteristiche della nuova architettura limitando eccessivamente le prestazioni finali. Resta da confermare la compatibilità dei socket AM3+ sulle attuali CPU K10 socket AM3 attualmente presenti sul mercato. Piattaforma AMD "Scorpius" Con l'uscita delle CPU Bulldozer AMD presenterà una nuova piattaforma chiamata "Scorpius", la quale sarà composta da nuovi chipset AMD serie 900 modello 990FX, 990X (Crossfire ready) e 970. Ci saranno anche dei nuovi southbridge serie 900, in particolare il modello Hudson D3 sarà in grado di supportare 4 porte USB 3.0 senza l'aiuto di chip esterni. Le prime soluzioni della famiglia Bulldozer sono attese al debutto nella prima parte del 2011 e saranno costruite da GlobalFoundries con il processo produttivo a 32nm SOI. Le prime cpu della famiglia Bulldozer che vedremo sul mercato con tutta probabilità saranno quelle della famiglia Opteron, con versioni a 12 core e a 16 core. Le versioni desktop della famiglia Zambezi sono attesi subito dopo con modelli 4/(forse)6 e 8 core. AMD ha comunicato che Bulldozer sarà pronto nella prima parte del 2011.
  7. [Thread Ufficiale] AMD Zacate/Ontario Aspettando AMD Bulldozer Premessa. Questo Thread ha lo scopo primario di raccogliere notizie e indiscrezioni sulle nuove/attuali CPU con architettura Bulldozer e le APU Zacate/Ontario. Per cercare di avere ordine il thread sarà diviso in 6 pagine ognuna dedicata dal riassunto di uno specifico argomento. Il thread ufficiale delle APU Llano, Trinity e Krishna/Wichita si trova QUI! Regolamento * non sono ammessi notizie o commenti sull'andamento finanziario ( compreso i titoli quotati in borsa ) o di mercato da parte di AMD e/o Intel. * non sono ammessi commenti catastrofici o comunque in grado di generare FLAME * non sono graditi commenti stile Fanboy sia da parte AMD sia da parte Intel * non sono ammessi post stile "consigli per gli acquisti"; in pratica niente consigli o suggerimenti per la scelta di un nuovo hardware * non sono ammessi discussioni sulle CPU K8/K9 Athlon64/X2 * Le discussioni sull'architettura AMD K10/Intel Sandy Bridge/Intel Nehalem sarà consentita solo per confronti diretti o di paragone sulle prestazioni o differenze architetturali * Cerchiamo di limitare al minimo gli argomenti OT, se proprio non ce la fate comunicate attraverso i messaggi privati Prima Pagina: Premessa, indice e regolamento del Thread Seconda Pagina Caratteristiche Architettura AMD Bulldozer Terza Pagina Caratteristiche Tecnologia AMD Zacate/Ontario (Llano/Bobcat) Quarta Pagina Notizie dalla rete Quinta Pagina Rumors e approfondimenti su Bulldozer/Fusion Sesta Pagina FAQ e le possibile date di uscita
  8. Grazie tom1... Ciao Lab... Mi fa piacere trovarti anche qui...:clapclap:
  9. Un saluto a tutti... Mi presento: Sono il capitano ehmmm...:cheazz: spero di essere d'aiuto alla crescita di questo forum!:clapclap::n2mu:
×
×
  • Create New...